This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JPAB

CLIPPEDIMAGE= JP402128201A

PAT-NO: JP402128201A

DOCUMENT-IDENTIFIER: JP 02128201 A

TITLE: PROGRAMMABLE CONTROLLER

PUBN-DATE: May 16, 1990 INVENTOR-INFORMATION:

NAME

YATSUDA, YUTAKA

ASSIGNEE-INFORMATION:

NAME

FUJI ELECTRIC CO LTD

APPL-NO: JP63281393

APPL-DATE: November 9, 1988 INT-CL_(IPC): G05B019/05 US-CL-CURRENT: 700/11

COUNTRY

N/A

ABSTRACT:

PURPOSE: To attain a high speed communication processing by connecting a transfer-only processor to a common bus and directly reading and writing a transmission/reception signal from and into a memory without

through a bus interface.

CONSTITUTION: The transfer-only processor 500 is connected to the common bus

100 and the transmission/reception signal is directly read and written from and

into the memory 200 without through the bus interface.

Consequently, the

selecting processing of a connecting transmission line with respect to the bus

interface is eliminated compared to a conventional programmable controller

which reads from and writes into the memory 200 through the bus interface, and

the communication processing is shortened for the processing time.

COPYRIGHT: (C) 1990, JPO& Japio

⑩ 日本国特許庁(JP) ⑪ 特許出額公開

@ 公開特許公報(A) 平2-128201

(1) Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)5月16日

G 05 B 19/05

7740-5H 7740-5H

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

プログラマブルコントローラ

顧 昭63-281393 20特

顧 昭63(1988)11月9日 纽出

⊞ . 八 @発 明者

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

富士電機株式会社 の出

神奈川県川崎市川崎区田辺新田1番1号

弁理士 谷 四代 理

を具えたことを特徴とするプログラ

1. 発明の名称

プログラマブルコントローラ

2. 特許請求の範囲

共通パスに接続し、シーケンス演算用のデータ を記憶するメモリと、

前記共通バスに接続し、前記メモリから前記 データを読み出して前記シーケンス演算を実行 し、その演算結果を前記メモリに書き込むシーケ ンス演算用プロセッサと、

2 つの信号入出力端を有し、一方の前記信号入 出力端と複数の外部制御対象機器に対する複数の 信号伝送路とを接続し、かつ他方の前記信号入出 力端と前記共通バスとを接続し、前記信号入出力 端を通じて前記複数の外部制御対象機器との間で 送受信する信号を前記シーケンス演算のデータと して予め定めた転送順に従って前記メモリに読み 出しまたは昔き込みする転送専用プロセッサと

白)

3. 発明の詳細な説明

(産業上の利用分野)

本発明は制御対象機器との間で動作制御信号の 投受を行うプログラマブルコントローラに関する。

(従来の技術)

従来から、一般によく知られているプログラマ ブルコントローラの通信回路の構成を第5図に示 す。

第5図において、ブログラマブルコントローラが複数の制御対象機器からシーケンス演算の対象となるデータ信号を受信する場合、CPU1はパスインターフェース8に対してマザーパスと接続すべき1/0 を指示し、対応する1/0 パスロとマザーパス2を接続させる。

制御対象機器から送られてきた信号は、インターフェース (1/0) フにより、例えばシリアル信号からパラレル信号に変換されたり、信号の電圧レベルが転送用レベルから制御処理用レベルに変

インターフェース 8 からデータメモリ 5 へ直接 データ 信号を送出させることはできないので、 CPU1が バスインターフェース 8 からデータ信号を 読み取って、この読み取りデータ信号をデータメ モリへの書を込みを行なわなければならない。

その結果、バスインターフェース8およびデータメモリ5のアクセス毎にCPU1は、アドレス信号、香を込み信号、読み出し信号、データ信号を通信関連回路に送出するという煩雑な制御動作を時系列的に行なわなければならないので、通信処理に時間がかかるという不具合があった。

そこで、本発明の目的はこのような不具合を解消し、複数のインターフェースと送受信する信号を直接メモリに読み春をすることにより制御対象 機器との通信処理をより高速に実行することが可能なプログラマブルコントローラを提供すること にある。

(謀題を解決するための手段)

このような目的を達成するために、本発明は、

換され、I/O バスm、バスインターフェース 8、マザーバス (共通バス) & を介して CPU1に送られる。次に CPU1は受信した信号の数値。 制御命令等の内容を識別し、識別結果を制御対象機器と対応するデータメモリ 5 の指定領域に書き込む。

以下、CPU1は上述の手順を繰り返し、第2番目以下の1/07から順にデータ信号を読み出し、次に書き込む処理を行う。 決に書き込む処理を行う。 次に書き込む処理を行う。 次に一タは号の受信処理を終了するとCPU1はデータは号に基いてテータは高いなが作成したシーケンスプログラムを実行したシーケンスプータメモリ5に存取をできたがある。 1/07を介して制御対象機器に動作を指これる割額信号を送出して、3

(発明が解決しようとする課題)

しかしながら従来のプログラマブルコントロー うでは例えば受信処理においてはCPUIが1/0 パス

(作用)

本発明では転送専用プロセッサを共通バスに接続してパスインターフェースを介さず直接メモリ に送受信信号を読み きするようになったので、 パスインターフェースを介してメモリに信号を読 み者きする従来のプログラマブルコントローラに 比べて、バスィンターフェースに対する扱缺伝送 路の選択処理が不要となるので、その処理時間分 通信処理が短縮され、従来よりも高速な通信処理 を行うことができる。

(実施預)

以下、図面を参照して本発明の実施例を詳細に 説明する。

第1団は本発明実施例の基本構成を示す。

第 1 図において、200 は共通バス100 に接続 し、シーケンス演算用のデータを記憶するメモリ である。

100 は前記共通パスに接続し、前記メモリから 前記データを読み出して前記シーケンス演算を実 行し、その演算結果を前記メモリに書き込むシー ケンス演算用プロセッサである。

500 は2つの信号入出力端を有し、一方の前記信号入出力端と複数の外部制御対象機器に対する複数の信号伝送路400 とを接続し、かつ他方の前記信号入出力端と前記共通バスとを接続し、前記

(プロセッサ)であり、本例では集積化したLS! チップを使用する。LSI に代わり、二つの入出力 端を有するCPU や演算回路を用いることも可能で ある。

転送専用LS12は、マザーバス 2 および 1/0 バスmと接続し、各1/07から順次に読み出したデータ信号をデーダメモリ 5 に直接書き込む処理およびデータメモリ 5 から直接読み出したデータ信号を所定の 1/07に送出する処理を行う。

本実施例は複数の1/0 から送受信する信号をバスインターフェースを介さず直接データメモリ 5 にアクセスする回路(転送専用LSI2)を設け、そのアクセスの間はCPU1との動作を停止させ、CPU2 のシーケンス演算処理を禁止するようにしたことに特徴がある。

第3図は第2図に示す回路の具体的な信号内容 を示す。

第3図において、マザーパス(共通パス)』は CPU1および転送専用LS12のそれぞれから出力可能 な次の信号を、各メモリに対して伝送する。すな 信号入出力端を通じて前記複数の外部制御対象機器との間で送受信する信号を前記シーケンス演算のデータとして予め定めた転送順に従って前記メモリに読み出しまたは春を込みする転送専用プロセッサである。

第2図は本発明実施例の具体的な回路構成を示

第2図において、第5図に示す従来例と同様の 箇所には同一の符号を付し、その詳細な説明を省 略する。

第2図において、6は停電時において、本発明に関わる第3図示の制御手順を記憶しておくリードオンリメモリ (ROM) である。3はシステム作動の間の上記制御手順を記憶しておくランダムアクセスメモリ (RAM) であり、システム電源の投入に広じてROMSから制御手順が転送される。

なお、この制御手順の転送処理は従来から周知 なので詳細な説明を省略する。

2 はシステム電源の投入に応じてRAM3に格納された通信処理用の制御手順を実行する演算回路

わち、メモリに対する書き込み指示を行うリード 信号、メモリからの読み出しを指示するライト信 号、読み書きするメモリのアドレス領域を指示す るアドレス信号および読み/書き対象のデータ信 号が各メモリの読み書きに用いられる。

転送専用LSI1と転送プログラムメモリ3との間の信号パスおよび転送用LSI と各I/07との接続パスも上述の信号線構成となっている。また、通信処理を行うときに転送専用LSI2からCPU1に停止(HOLD)要求を行うHOLD要求信号1AとのCPU1からのHOLD要求に応答する信号1AとがCPU2と転送用LSI2との間で扱受される。

次に第4図のフローチャートを参照して第3図 に示す回路の動作説明を行う。

第4図示の制御手順はシステム作動時に転送用 プログラムメモリ3に格納されており、システム 起動に応じて転送専用LS12から順次読み出され、 信号の受信処理、送信処理に応じて一定周期で繰 り返し実行される。

この制御手順を読み出すと、転送専用LSI2は、

受信処理を行うときには、転送用プログラムで指定されるI/07をアドレス指定し、I/07からのデータ信号を取り込む。次に、このデータ信号の内容、例えば数値、制御命令等を識別した後、CPUIに対しHOLD要求信号2Aを発生する(ステップ51→52→53→54)。

CPUIからの応答信号IAを受信しCPUIの停止を破認した後、転送専用LSI2は制御プログラムで指定されるデータメモリ5のアドレス指定を行い、音を込み信号を発生し上述のデータ信号に対する識別結果をデータメモリ5に含き込む(ステップSS→S6)

続いて転送専用LS12は出力保持していたHOLD要求信号2Aを解除し、CPO1を起動させた後、第1の1/07からの信号受信を終了する。

続いて、転送プログラムの制御命令を読み出し、この制御命令が例えば第2の1/07へのデータ送信処理の場合は、転送専用LS12はCPU2に対してHOLD要求信号2Aを出力する(ステップS1~S2ーS11)。次に、LS12はCPU1を停止させた後、データ

例では1回で終む。この結果、制御対象機器との信号通信処理が高速化されることは明らかであ

本実施例 1 の応用形態については次のことが考 まられる。

1) 本実施例では演算処理用のCPUIと転送用LSI2 がデータメモリ 5 を共有するために、演算処理用 CPUIと転送用LSI2との間でHOLD要求信号)の投受 を行って片一方の演算回路を停止するようにして いる。

しかしながら相方の演算回路を他の処理用に並行して稼動させたい場合、通信処理のときはデータメモリ 5 と転送用LSI1との間のみのバスを有効として、演算処理のときはデータメモリ 5 と CP UI との間のみのバスを有効とするように、バス分離回路やスイッチによりデータメモリの接続信号線を切り替えればよい。

2) 本実施例ではシステム起動時に転送用プログー ラム RAM3へ ROM & から転送プログラムを書き込むよ うにしているが転送用プログラム RAM3とキーボー メモリ 5 の転送プログラムで指定されるアドレス 指定を行ってデータメモリ 5 から送信すべき信号 を読み出す。また CPU2のHOLD解除をも行う (ステップ S12 ~ S13)。 疑いて、第2のI/07に対応する パス規約すなわち伝送方式と対応する送信信号に 読み出し信号を変換し、第2のI/07をアドレス指 定して出力する (ステップ S14)。

以下、転送プログラムを順次に実行し、各 I/07 との間でデータの送受信処理およびデータメモリ 5 に対する読み書き処理を転送LSI2が続り返し実 行する。

またCPUIがシーケンス演算実行のためにデータメモリ 5 から記憶内容を読み出す場合は、CPU2から転送専用LS12にHOLD要求信号を送出すればよく、HOLD要求信号を受信している間、転送用LS12は停止する。

本実施例では転送専用LSI2が複数の1/07から択一的にデータ信号の授受を行うようにしたので、 従来例では必要であった通信を行う1/07の指定処理および1/07への読み書き処理の2回の処理が本

ドおよびデータ読み替き回路を接続し、キーボードから転送用プログラム RAMJに転送プログラムを 入力したり転送用プログラム RAMJの記憶内容を キーボードにより修正が可能なように構成しても よい。

この場合、転送プログラムを可変設定できるので、各1/07に対するアクセス順序やデータメモリ 5 の格納アドレスを装置構成の制限を受けること なくオペレータの所望に定めることができる。

(発明の効果)

以上説明したように、本発明によれば、転送専用プロセッサを共通バスに接続してバスインターフェースを介さず直接メモリに送受信信号を読み書きするようになったので、バスインターフェースを介してメモリに信号を読み書きする従来のプログラマブルコントローラに比べて、バスインターフェースに対する接続伝送路の選択処理が不要となるので、その処理時間分通信処理が短縮され、従来よりも高速な通信処理を行うことができ

る、

また、転送専用プロセッサを驱動させる制御プログラムを書き変えることにより、ハード構成を変更することなくソフトウェアの変更のみで種々の伝送方式の信号を識別することおよび信号の転送順序を可変に設定することが可能となるという
効果も得られる。

4. 図面の簡単な説明


第1図は本発明実施例の基本的な回路構成を示 すブロック図、

第3図は第2図に示す回路の信号収接続を示す 回路図、

第4回は第2回に示す転送専用LSI2が実行する 動作手順を示すフローチャート、

第5図は従来例の回路構成を示す回路図、

1 ... CPU .



本税明契括例のプロック図 第 I 図

2 … 転送平用 LSI 、


3 --- RAM .

4 … システムメモリ、

5 … データメモリ、


7 --- 1/0 .


8 ... バスインターフェース。




本老明实施例の回路图_ 第 2 図

特開平2-128201 (6)





本発明文花例のフローチャート 第 4 図



扶来例の回路図 第 5 図